保證高效和緊湊的設(shè)計(jì)同時(shí)遵守國(guó)際無(wú)線電干擾特別委員會(huì) (CISPR) 等組織提出的嚴(yán)格電磁干擾 (EMI) 要求是一項(xiàng)挑戰(zhàn)。因此，元件的選擇成為了設(shè)計(jì)過(guò)程的關(guān)鍵。與大多數(shù)設(shè)計(jì)決策一樣，在不同組件之間進(jìn)行選擇幾乎總是歸結(jié)為基于您最關(guān)鍵設(shè)計(jì)目標(biāo)的權(quán)衡評(píng)估。以高效及良好的熱性能著稱(chēng)的buck穩(wěn)壓器，通常不被視為降低電磁干擾候選項(xiàng)。幸運(yùn)的是，您有多種選擇來(lái)降低此類(lèi)穩(wěn)壓器產(chǎn)生的EMI。幸運(yùn)的是，仍然有多種措施用以減少這類(lèi)穩(wěn)壓器所帶來(lái)的電磁干擾。圖1為buck穩(wěn)壓器的示意圖。
圖1. Buck穩(wěn)壓器示意圖
電路板布局注意事項(xiàng)
當(dāng)設(shè)計(jì)必須符合EMI要求時(shí)，除了選擇適當(dāng)?shù)臒o(wú)源元件值以確保功能設(shè)計(jì)之外，電路板布局應(yīng)該是進(jìn)行設(shè)計(jì)時(shí)需要考慮的首要因素。有兩個(gè)buck穩(wěn)壓器電路板布局通用規(guī)則可將電磁干擾降至最低：
• 使輸入電容器和自舉電容器盡可能地靠近集成電路的VIN和GND引腳，以最大限度地減少高瞬態(tài)電流 (di/dt) 環(huán)路面積；
• 通過(guò)最小化開(kāi)關(guān)節(jié)點(diǎn)的面積來(lái)最小化高瞬態(tài)電壓 (dv/dt) 節(jié)點(diǎn)的表面積。
集成輸入電容器
在EMI要求限制之下進(jìn)行開(kāi)關(guān)穩(wěn)壓器的設(shè)計(jì)時(shí)，減小高瞬態(tài)電流環(huán)路的面積非常重要。在buck穩(wěn)壓器中，需要從EMI的角度考慮輸入電壓對(duì)地環(huán)路。buck穩(wěn)壓器通過(guò)開(kāi)啟和關(guān)閉與電源的開(kāi)關(guān)器件將較高的直流電壓降為較低的電壓，從而在高壓側(cè)產(chǎn)生MOSFET電流，如圖 2 所示。
圖2. Buck穩(wěn)壓器作用下的輸入電流變化
MOSFET快速開(kāi)啟和關(guān)閉，產(chǎn)生由輸入電容器提供的非常尖銳且?guī)缀醪贿B續(xù)的電流。諸如TI的3-A LMQ66430-Q1和6-A LMQ61460-Q1 36V buck穩(wěn)壓器，在封裝內(nèi)集成高頻輸入電容器，從而實(shí)現(xiàn)了輸入電流環(huán)路面積的最小化。減小輸入電流回路面積會(huì)導(dǎo)致輸入端的寄生電感更小，從而減少電磁能量的輸出。
集成自舉電容
需要考慮的另一個(gè)高瞬態(tài)電流環(huán)路就是自舉電容環(huán)路。自舉電容負(fù)責(zé)在開(kāi)關(guān)器件導(dǎo)通期間為高壓側(cè)MOSFET柵極提供驅(qū)動(dòng)。內(nèi)部電路在關(guān)斷期間對(duì)該電容器重新充電。高壓側(cè)MOSFET的源極連接至開(kāi)關(guān)節(jié)點(diǎn)而不是GND。將自舉電容連接到MOSFET的源極引腳可確保柵源電壓 (VGS) 足夠高以開(kāi)啟MOSFET。對(duì)于大多數(shù)buck穩(wěn)壓器，必須在電路板上留出一些可用的開(kāi)關(guān)節(jié)點(diǎn)區(qū)域來(lái)連接自舉電容器，盡管這在最小化開(kāi)關(guān)節(jié)點(diǎn)以減少EMI過(guò)程中只會(huì)收到適得其反的效果。在封裝內(nèi)集成自舉電容的LMQ66430-Q1不僅遵循之前提到的兩個(gè)規(guī)則，同時(shí)還減少了對(duì)外部組件的需求。
總結(jié)
在嚴(yán)格的EMI要求下保持結(jié)構(gòu)緊湊的電源設(shè)計(jì)實(shí)現(xiàn)起來(lái)可能很困難。帶有集成電容器的buck穩(wěn)壓器可以使符合EMI要求的設(shè)計(jì)實(shí)現(xiàn)起來(lái)更容易，同時(shí)還有助于減少整體外部組件的數(shù)量。 |
