A3977可以通過其特有的譯碼器來使這些功能實現簡單化，如圖1所示，其最簡單的步進輸入只需“STEP”（步進）和“DIR”（方向）2條輸入線，輸出由DMOS的雙H橋完成。通過“STEP”腳簡單的輸入1個脈沖就可以使電機完成1次步進，省去了相序表，高頻控制線及復雜的編程接口。這使其更適于應用在沒有復雜的微處理器或微處理器負擔過重的場合。同時A3977的內部電路可以自動地控制其PWM操作工作在快、慢及混合衰減模式。這不但降低了電機工作時產生的噪聲，也同時省去了一些額外的控制線。

另外，其內部低輸出阻抗的N溝道功率DMOS輸出結構，可以使其輸出達到2．5A，35V。這一結構的另一優點是，使它能完成同步整流功能。由于有同步整流流功能，既降低了系統的功耗，又可以在應用時省去外加的肖特基二極管。

A3977的休眠功能可以使系統不工作時的功耗達到最低。休眠時芯片的大部分內部電路，如輸出DMOS、比較器及電荷泵等都將停止工作。從而在休眠模式時，包括電機驅動電流在內的總電流消耗在40μA以內。此外，內部保護電路還有利用磁滯實現的熱停車、低壓關斷及換流保護等功能。

集成電路的主要特點：

（1）額定輸出為：±2．5A，35V。

（2）低輸出阻抗，源端0．45Ω，接收端0．36Ω。

（3）自動電流衰減檢測并選擇混合、快和慢等電流衰減模式。

（4）邏輯電平范圍為3．0～5．5V。

（5）HOME輸出。

（6）降低功耗的同步整流功能。

（7）內部低壓關斷、熱停車電路及環流保護。

3、A3977引腳說明

A3977有兩種封裝：一種是44引腳銅標塑封（后綴為ED，A3977SED），另一種是28引腳帶散熱襯墊的塑封（后綴為LP，A3977SLP），其引腳功能說明如表1所示。

電荷泵CP1、CP2可以產生一個高于VBB的門電平，用來驅動DMOS源端的門。其實現方法是在CP1和CP2之間接一個0．22μF的陶瓷電容。同時VCP和VBB間也需要一個0．22μF的陶瓷電容作為一個蓄能器，用來操作DMOS的高端設備。

VREG是由系統內部產生，用于對DMOS漏端輸出進行操作。VREG引腳須對地加一個0．22μF的陶瓷電容作為一個蓄能器，用來操作DMOS的高端設備。

VREG是由系統內部產生，用于對DMOS漏端輸出進行操作。VREG引腳須對地加一個0．22μF的電容去耦。VREG是受內部的電平調節器控制的，發生故障時其輸出是被禁止的。

RC1和RC2引腳是為內部PWM電路提供固定截止時間的。A3977的內部PWM控制電路是用一個脈沖來控制器件的截止時間的。而這個脈沖的—84—截止時間toff就是由RC1和RC2引腳對地所接的電阻RT和電容CT決定的，即：

toff＝RT CT

式中，電阻RT和電容CT的取值范圍分別為12～100kΩ及470～1 500pF〉

另外，除了可以為內部PWM控制提供截止時間外，CT還為比較器提供了關斷時間tBLANK。A3977的設計要求當其輸出由內部電流控制電路切換時，電路取樣比較器的輸出是被禁止的。從而可以防止對過電流檢測作出誤判斷。tBLANK的取值為：

tBLANK＝1400CT

ENABLE輸入為低電平有效，它是DMOS輸出的使能控制信號。RESET輸入也是低電平有效，當其為低電平時，DMOS的輸出將被關斷，所有的步進邏輯輸入也將被忽略直至其輸入變高為止。

4、基本功能說明及應用電路

由于采用了內置譯碼器技術，A3977可以很容易的使用最少的控制線對步進電機實施微步進控制。具體功能實現如下：

（1）步進控制：步進控制信號有步進輸入（STEP）、步進模式邏輯輸入（MS1，MS2）以及方向控制信號（DIR）。每一次上電或復位（RESET＝0）后，在內置譯碼器的作用下將H橋的輸出預置到HOME輸入所對應的輸出狀態，然后當STEP輸入的上升沿到來后，內置譯碼器將根據步進邏輯的輸入值（步進模式見表2）控制H橋的輸出，使電機在當前步進模式下產生1次步進。

步進的方向由DIR的輸入邏輯控制，其高、低電平分別控制雙相電機正反轉。

注：①全步進轉過的角度為45°。

（2）內部PWM電流控制：每一個H橋都有一個有固定截止時間的PWM電流控制電路，以限制其負載電流在一個設計值。初始時，對角線上的一對源接收DMOS（一對上下橋臂）處于輸出狀態，電流流經電機繞組和SENCE腳所接的電流取樣電阻（見圖1）。當取樣電阻上的壓降等于D／A的輸出電壓時，電流取樣比較器將PWM鎖存器復位，從而關斷源驅動器（上橋臂），進入慢衰減模式；或同時關斷源接收驅動器（上下橋臂）進入快或混合衰減模式，使產生環流或電流回流至源端。該環流或回流將持續衰減至固定截止時間結束為止。然后，正確的輸出橋臂被再次啟動，電機繞組電流再次增加，整個PWM循環完成。

其中，最大限流Imax是由取樣電阻RS和電流取樣比較器的輸入電平VREF控制的：

Imax＝VREF／8RS固定截止時間toff的計算如上所述。

（3）電流衰減模式控制：A3977具有自動檢測電流衰減及選擇電流衰減模式功能，從而能給微步進提供最佳的正弦電流輸出。電流衰減模式由PFD的輸入進行控制，其輸入電平的高低控制輸出電流處于慢、快及混合衰減模式。如果PFD的輸入電壓高于0．6VDD，則選擇慢衰減模式。如果PFD的輸入電壓低于0．21VDD，則選擇快衰減模式。處于二者之間的PFD電平值將選擇混合衰減模式。

其中混合衰減模式將一個PWM周期的固定截止時間分為快、慢兩個衰減部分。當電流達到最大限流Imax后，系統將進入快衰減模式直至SENCE上的取樣電壓衰減至PFD的端電壓VPFD。經過tFD的快衰減后，器件將切換至慢衰減模式直至固定截止時間結束。

其中，器件工作在快衰減模式的時間tFD為：

tFD＝RTCrln（0．6VPFD／VPFD）

（4）同步整流控制：同步整流控制是由SR的邏輯輸入控制的。當SR輸入為低電平時，同步整流功能將被啟動。此期間，當檢測到電流為零值時，可通過關閉同步整流功能來防止負載電流反向，從而防止了電機繞組反方向導通。而當SR輸入為高電平時，同步整流將被禁止。

（5）休眠模式：當SLEEP引腳輸入為低電平時，器件將進入休眠模式，從而大大降低器件空閑的功耗。進入休眠模式后器件的大部分內部電路包括DMOS輸出電路、調節器及電荷泵等都將停止工作。當其輸入為高電平時，系統恢復到正常的操作狀態并將器件的輸出預置到HOME狀態。

（6）典型應用電路：其典型應用電路如圖1所示，可見其應用電路是非常簡單的，其正常工作時僅需5個邏輯輸入即可。

5、應用注意事項

（1）PFD引入端應加一個0．1μF的電容去耦。

（2）布線時應布一個較厚的地層，最好在本器件周圍布上星形地。

（3）最好將芯片直接焊接在線路板上。

（4）為VBB引腳加一個大于47μF的電解電容去耦（越靠近芯片越好）。

（5）為保證輸出電流取樣的精確，最好使取樣電阻有自己單獨的地，并將其連到器件周圍的星形地

上，而且引線越短越好。

（6）當系統由休眠模式退出后，最少要延遲1ms才可以輸入步進命令，從而為驅動DMOS的電荷泵復位提供充裕的時間。