作者：Maurice Moroney
隔離用戶及敏感電子部件是電機控制系統的重要考慮事項。安全隔離用于保護用戶免受有害電壓影響，功能隔離則專門用來保護設備和器件。電機控制系統可能包含各種各樣的隔離器件，例如：驅動電路中的隔離式柵極驅動器；檢測電路中的隔離式ADC、放大器和傳感器；以及通信電路中的隔離式SPI、RS-485、標準數字隔離器。無論是出于安全原因，還是為了優化性能，都要求精心選擇這些器件。
雖然隔離是很重要的系統考慮，但它也存在缺點：會提高功耗，跨過隔離柵傳輸數據會產生延遲，而且會增加系統成本。系統設計師傳統上求助于光隔離方案，多年來，它是系統隔離的最佳選擇。
最近十年來，基于磁性(變壓器傳輸)方法的數字隔離器提供了一種可行且在很多時候更優越的替代方案；從系統角度考慮，它還具備系統設計師可能尚未認識到的優點。接下來介紹兩種隔離解決方案，重點論述磁隔離對延遲時序性能的改善，以及由此給電機控制應用在系統層面帶來的好處。
隔離方法
光耦利用光作為主要傳輸方法，如圖1所示。發送側包括一個LED，高電平信號開啟LED，低電平信號關閉LED。接收側利用光電檢測器將接收到的光信號轉換回電信號。隔離由LED與光電檢測器之間的塑封材料提供，但也可利用額外的隔離層(通常基于聚合物)予以增強。
圖1. 光耦結構
光耦的最大缺點之一是：LED老化，會使傳輸特性漂移；設計人員必須考慮這一額外問題。LED老化導致時序性能隨著時間和溫度而漂移。因此，信號傳輸和上升/下降時間會受影響，使設計復雜化，尤其是考慮到本文后面要處理的問題。
光耦的性能擴展也是受限的。為了提高數據速率，必須克服光耦固有的寄生電容問題，該問題會導致功耗升高。寄生電容還會提供耦合機制，導致基于光耦的隔離器件的CMTI(共模瞬變抗擾度)性能劣于競爭方案。
磁隔離器(基于變壓器)已大規模應用十多年，是光耦合器的有效替代方案。這類隔離器基于標準CMOS技術，采用磁傳輸原理，隔離層由聚酰亞胺或二氧化硅構成，如圖2所示。低電平電流以脈沖方式通過線圈傳輸，產生一個磁場，磁場穿過隔離柵，在隔離柵另一側的第二線圈中感生一個電流。由于采用標準CMOS結構，其在功耗和速度方面具有明顯優勢，而且不存在光耦合器相關的壽命偏差問題。此外，基于變壓器的隔離器的CMTI性能優于基于光耦合器的隔離器。
圖2. 磁性變壓器結構
基于變壓器的隔離器還允許使用常規的信號處理模塊(防止傳輸雜散輸入)和高級傳輸編解碼機制。這樣就可以實現雙向數據傳輸，使用不同編碼方案來優化功耗與傳輸速率的關系，以及將重要信號更快速、更一致地傳輸到隔離柵另一端。
延遲特性比較
所有隔離器的一個重要但常常被輕視的特性是其傳輸延遲。此特性衡量信號(可以是驅動信號或故障檢測信號)沿任一方向跨過隔離柵所需的時間。技術不同，傳輸延遲差別很大。通常提供的是典型延遲值，但系統設計師特別關注最大延遲，它是設計電機控制系統需要考慮的重要特性。表1給出了光耦合器和磁隔離柵極驅動器的傳輸延遲和延遲偏差值示例。
表1： 光耦合器和磁隔離器的典型延遲特性
如表1所示，磁隔離在最大延遲和延遲可重復性(偏差)方面優勢明顯。這樣，電機控制設計人員對設計將更有信心，無需增加時序裕量以滿足柵極驅動器特性。對于電機控制系統的性能和安全，這都有著非常重要的意義。
對電機控制系統的系統影響
圖3顯示了交流電機控制應用中采用的典型三相逆變器。該逆變器由直流母線供電，直流電源通常是通過二極管橋式整流器和容性/感性-容性濾波器直接從交流電源產生。在大部分工業應用中，直流母線電壓在300 V至1000 V范圍內。采用脈寬調制(PWM)方案，以5 kHz至10 kHz的典型頻率切換功率晶體管T1至T6，從而在電機端子上產生可變電壓、可變頻率的三相正弦交流電壓。
圖3. 電機控制應用中的三相逆變器
PWM信號(如PWMaH和PWMaL)在電機控制器(一般用處理器和/或FPGA實現)中產生。這些信號一般是低壓信號，與處理器共地。為了正確開啟和關閉功率晶體管，邏輯電平信號的電壓電平和電流驅動能力必須被放大，另外還必須進行電平轉換，從而以相關功率晶體管發射極為接地基準。根據處理器在系統中的位置，這些信號可能還需要安全絕緣。
柵極驅動器(如圖3中的GDRVaL和GDRVaH)執行這種功能。每個柵極驅動器IC都需要一個以處理器地為基準的原邊電源電壓和一個以晶體管發射極為基準的副邊電源。副邊電源的電壓電平必須能夠開啟功率晶體管(通常為15 V)，并有足夠的電流驅動能力來給晶體管柵極充電和放電。
逆變器死區時間
功率晶體管有一個有限的開關時間，因此，上橋和下橋晶體管之間的脈寬調制波形中必須插入一個死區時間，如圖4所示。這是為了防止兩個晶體管意外同時接通，引起高壓直流母線短路，進而造成系統故障和/或損壞風險。死區時間的長度由兩個因素決定：晶體管開關時間和柵極驅動器傳輸延遲失配(包括失配的任何漂移)。換言之，死區時間必須考慮PWM信號從處理器到上橋和下橋柵極驅動器之間的晶體管柵極的任何傳輸時間差異。
圖4. 死區時間插補
死區時間會影響施加到電機的平均電壓，尤其是在低速運轉時。實際上，死區時間會帶來以下近似恒定幅度的誤差電壓：
其中，VERROR為誤差電壓，tDEAD為死區時間，tON和tOFF為晶體管開啟和關閉延遲時間，TS為PWM開關周期，VDC為直流母線電壓，VSAT為功率晶體管的導通狀態壓降，VD為二極管導通電壓。
當一個相電流改變方向時，誤差電壓改變極性，因此，當線路電流過零時，電機線間電壓發生階躍變化。這會引起正弦基波電壓的諧波，進而在電機中產生諧波電流。對于開環驅動采用的較大低阻抗電機，這是一個特別重要的問題，因為諧波電流可能很大，導致低速振動、扭矩紋波和諧波加熱。
在以下條件下，死區時間對電機輸出電壓失真的影響最嚴重：
低速工作很重要，因為正是在這種模式下，施加的電機電壓在任何情況下都非常低，死區時間導致的誤差電壓可能是所施加電機電壓的很大一部分。此外，誤差電壓導致的扭曲抖動的影響更有害，因為對系統慣性的濾波只有在較高速度下才可用。
在所有這些參數中，死區時間長度是唯一受隔離式柵極驅動器技術影響的參數。死區時間長度的一部分是由功率晶體管的開關延遲時間決定的，但其余部分與傳播延遲失配有關。在這方面，光隔離器顯然不如磁隔離技術。
應用示例
為了說明死區時間對電機電流失真的影響，下面給出了基于三相逆變的開環電機驅動的結果。
逆變器柵極驅動器采用ADI公司的磁隔離器 (ADuM4223ADuM4223)，直接驅動IR的IRG7PH46UDPBF1200VIGBT，直流母線電壓為700V，逆變器驅動開環V/f控制模式下的三相感應電機。利用阻性分壓器和分流電阻，并結合隔離式∑–∆調制器(同樣是來自ADI公司的AD7403)，分別測量線電壓和相電流。各調制器輸出的單位數據流被送至控制處理器 (ADI公司的ADSP-CM408) 的sinc濾波器，數據在其中進行濾波和抽取后，產生電壓和電流信號的精確表示。
sinc數字濾波器輸出的線電壓實測結果如圖5所示。實際線電壓為10kHz的高開關頻率波形，但它被數字濾波器濾除，以便顯示我們感興趣的低頻部分。相應的電機相電流如圖6 所示。
圖5. 實測線間電機電壓：(左)500 ns死區時間；(右)1 µs死區時間
圖6. 實測電機電流：(左)500 ns死區時間；(右)1µs死區時間
ADuM4223柵極驅動器的傳輸延遲失配為12ns，因此可以使用IGBT開關所需的絕對最短死區時間。對于IRIGBT，最短死區時間可設置為500ns。從左圖可看出，這種情況下的電壓失真極小。同樣，相電流也是很好的正弦波，因此扭矩紋波極小。右圖顯示死區時間提高到1µs時的線電壓和相電流。此值更能代表光耦合柵極驅動器的需求，因為其傳播延遲失配和漂移更大。電壓和電流的失真均有明顯增加。這種情況使用的感應電機是相對較小的高阻抗電機。
在更高功率的終端應用中，感應電機阻抗通常要低得多，導致電機電流失真和扭矩紋波增加。扭矩紋波在很多應用中都會產生有害影響，例如：電梯乘坐舒適度下降或機械系統中的軸承/聯軸器磨損。
過流關斷
現代柵極驅動器的另一個重要問題是處理器發出的關斷命令能以多快的速度在IGBT上實現。這對于以下情況中的過流關斷很重要：過流檢測不是柵極驅動器本身的一部分，而是作為檢測與濾波電路的一部分加以實現。這方面的另一個壓力是更高效率IGBT的短路耐受時間縮短。對此，IGBT技術的趨勢是從業界標準10µs縮短到5µs甚至更短。如圖7所示，過流檢測電路通常需要數微秒時間來鎖存故障；為了順應總體發展趨勢，必須采取措施來縮短這一檢測時間。該路徑中的另一主要因素是從處理器/FPGA輸出到IGBT柵極(柵極驅動器)的傳播延遲。
同樣，磁隔離器相對于光學器件有明顯優勢，原因是前者的傳播延遲值非常小，通常在50ns左右，不再是影響因素。相比之下，光耦合器的傳播延遲在500ns左右，占到總時序預算的很大一部分。
圖7. 故障關斷時序
電機控制應用的柵極驅動器關斷時序如圖8所示，其中處理器的關斷命令跟在IGBT柵極發射極信號之后。從關斷信號開始到IGBT柵極驅動信號接近0的總延遲僅有72 ns。
圖8. 過流關斷柵極驅動器時序
小結
隨著人們更加關注系統性能、效率和安全，電機控制架構師在設計穩健系統時面臨著日益復雜的挑戰。基于光耦合器的柵極驅動器是傳統選擇，但基于變壓器的解決方案不僅在功耗、速度、時間穩定性上更具優勢，而且如本文所述，由于信號延遲縮短，其在系統性能和安全方面也有明顯優勢。這使得設計人員可以在防止上橋和下橋開關同時接通的同時，有把握地縮短死區時間，改善系統性能。
此外，它還支持對系統命令和錯誤作出更快速的響應，這同樣能增強系統可靠性并提高安全性。鑒于這些優勢，基于變壓器的隔離式柵極驅動器已成為電機控制系統設計的一個主要選擇；強烈建議系統設計人員在設計下一個項目時，把器件延遲作為一項重要要求。
