模擬設計師在設計放大器時花了很多功夫才使放大器能穩定工作，但在實際應用中又有許多情況會使這些放大器發生振蕩。有許多種負載會使它們嘯叫。沒有正確設計的反饋網絡可能導致它們不穩定。電源旁路電容不足也可能讓它們不安分。最后，輸入和輸出自己可能振蕩成單端口系統。本文將討論引起振蕩的一些常見原因以及相應的對策。

一些基本原理

圖1a顯示了一個非軌到軌放大器的框圖。輸入端控制gm模塊，gm模塊再驅動增益節點，最后經緩沖輸出。補償電容Cc是主要的頻率響應元件。如果有接地引腳的話，Cc回路應該接到地。然而一般運放沒有地，電容電流只能返回到一個或兩個電源端。

圖1a：典型的非軌到軌運放拓撲。

圖1b是支持軌到軌輸出的最簡單放大器的框圖。輸入gm模塊的輸出電流經“電流耦合器”分成兩路驅動電流到兩個輸出晶體管。頻率響應主要取決于兩個處于并聯狀態的Cc /2電容。以上兩種拓撲描述了絕大多數使用外部反饋的運放。

圖1b：典型的軌到軌運放拓撲。

圖1c顯示了理想放大器的頻率響應，雖然它們在電氣結 構上有所區別，但具有相似的行為。由gm 和Cc形成的單極點補償電路提供的單位增益帶寬乘積頻率GBF=gm/(2p Cc)。這些放大器的相位延遲從-180°降至GBF/Avol附近的-270°，其中Avol是開環放大器直流增益。對遠高于這一低頻的頻率來說，相位 維持在-270°。這就是有名的“主極點補償”，其中Cc極點主導響應，并隱藏了有源電路的各種頻率限制。

圖1c：運放的理想化頻率響應。

圖2顯示了LTC6268放大器的開環增益和相位響應與頻率的關系。這是一款很小巧的500MHz放大器，支持軌到軌輸出，并且只有3fA的偏置電流，是 展示真實放大器行為的一個極好例子。主補償電路的-90°相位延遲從大約0.1MHz開始，在約8MHz時達到-270°，但在30MHz以上將越過 -270°。在實際應用中，由于額外的增益級和輸出級電路，所有放大器除了基本的主補償延遲外，都還有高頻相位延遲。典型的額外相位延遲從大約 GBF/10開始。

圖2：LTC6268的增益和相位與頻率的關系。

簡言之，帶反饋的穩定性關鍵在于環路增益和相位;或Avol乘以反饋因子，或環路增益。如果我們在單位增益配置中連接LTC6268，那么100%的輸出 電壓將被反饋。在非常低頻率時，輸出是負輸入的反相，或-180°相位延遲。補償電路通過放大器再增加-90°延遲，使得負輸入到輸出具有-270°的延 遲。當環路相位延遲增加到±360°或它的倍數并且環路增益至少是1V/V或0dB時將產生振蕩。相位余量衡量的是當增益為1V/V或0dB時相位延遲離 360°有多遠。圖2顯示在130MHz時的相位余量約有70°(10pF紅色曲線)。這是一個非常健康的數字;相位余量低至35°可能都是可用的。

另外一個較少討論的主題是增益余量，雖然它與參數一樣重要。當在某些高頻點相位余量為零時，如果增益至少1V/V或0dB，那么放大器就會振蕩。如圖2所 示，當相位減至0(或360°的倍數，或圖中所示的-180°)時，1GHz附近的增益約為-24dB。這是一個非常小的增益。在這個頻率點不會發生振 蕩。在實際使用中，一般至少需要4dB的增益余量。

非完全補償放大器(Decompensated Amplifiers)

雖然LTEC6268在單位增益時非常穩定，但有些運放卻有意做的不穩定。通過設計放大器補償電路，使之只在更高閉環增益時才穩定，這樣的設計權衡與單位 增益補償方法相比可以提供更高的壓擺率、更寬的GBF和更低的輸入噪聲。圖3顯示了LT6230-10的開環增益和相位。該放大器主要用于反饋增益為10 或更高的場合，因此反饋網絡將至少衰減輸出信號10倍。在使用這種反饋網絡的條件下，我們尋找開環增益為10V/V或20dB時的頻率，發現在50MHz 時的相位余量為58°(±5V電源)。在單位增益時，相位余量只有0°左右，而且放大器會振蕩。

圖3：LT6230-10增益和相位與頻率的關系。

觀察發現，當閉環增益比最小穩定增益更高時，所有的放大器都將更加穩定。即使1.5的增益也會使單位增益穩定的放大器變得更加穩定得多。

反饋網絡

就這個話題而言，反饋網絡本身也可能引起振蕩。注意圖4中我們放了一個寄生電容與反饋分壓電阻并聯在一起。這是不可避免的。電路板上每個元件的每個端子都 有約0.5pF的電容到地，而且還有走線的電容。在實際應用中，節點至少有2pF的電容，每英寸走線的電容大約也是2pF。因此很容易積累起5pF的寄生 電容。考慮LTC6268提供+2的增益。(http://www.diangon.com/版權所有)為了節省功耗，我們將Rf和Rg值設為相當高的 10kW。當Cpar= 4pF時，這個反饋網絡在1/(2p*Rf||Rg*Cpar)或8MHz處有一個極點。

圖4：加載反饋網絡的寄生電容。

利用反饋網絡相位延遲為–atan(f/8MHz)這個事實，我們可以估計環路360°延遲將發生在約35MHz時，此時放大器的延遲為-261°，反饋網絡延遲為-79°。在這個相位和頻率點，放大器仍有22dB的增益，而分壓電阻增益是分壓電阻增益

= 0.1114 or -19dB。放大器的22dB增益乘上反饋網絡-19dB增益可以得出在0°相位處的環路增益為+3dB，電路會發生振蕩。因此必須減小與寄生電容一起發生作用的反饋電阻值，使反饋極點遠離環路的單位增益頻率。極點與GBF比值最好6倍以上。

運放輸入本身可能呈很大的容性，模擬Cpar。特別是低噪聲和低Vos放大器具有大的輸入晶體管，其輸入電容比其它放大器都要大，會加載它們的反饋網絡。 你需要查閱數據手冊，看看與Cpar并聯的電容還有多大。幸運的是，LT6268只有0.45pF，對這種低噪聲放大器來說這是一個很小的值。帶寄生參數 的電路可以用運行在免費的LTspice 上面的凌力爾特宏模型進行仿真。

圖5顯示了使分壓電阻更能容忍電容的方法。圖5a顯示了加入Rin后的同相放大器電路。假設Vin是一個低阻源(

圖5a：減小Cpar效應的方法;增加了Rin的同相放大器電路。

圖5b顯示了反相配置。Rg同樣執行環路衰減同時又不改變閉環增益。在這種情況下，輸入阻抗不會因“Rg”而改變，但噪聲、偏移和帶寬會變糟。

圖5b：減小Cpar效應的方法;反相配置。

圖5c顯示了補償同相放大器中Cpar的優選方法。如果我們設置Cf* Rf = Cpar * Rg，我們就有一個“經過補償的衰減器”，反饋分壓器也就在所有頻率點都有相同的衰減，從而解決了Cpar問題。產品的失配將在放大器的通帶中造成“突 起”，在響應中造成“骨架”，也即低頻響應是平坦的，但改變到了圍繞f = 1/2p* Cpar * Rg的另一個平臺。圖5d顯示了用于反相放大器的Cpar等效補償電路。需要分析頻率響應，找出正確的Cf，而放大器帶寬就是分析的一個部分。

圖5c:減小Cpar效應的方法;補償同相放大器中Cpar的優選方法。

圖5d：減小Cpar效應的方法;針對反相放大器的等效Cpar補償電路。

這里順序列出了對電流反饋放大器(CFA)的一些評論。如果圖5a中的放大器是CFA，那么“Rin ”對修改頻率響應沒有多大作用，因為負輸入具有很小的阻抗，是正輸入的完全拷貝。噪聲則有些變差，而且會發生額外的負輸入偏置電流Vos/ Rin。同樣，圖5b所示電路的頻率響應不會被“Rg ”改變。反相輸入不只是一個虛擬地，它到地有一個真正很低的阻抗，并且已經容忍Cpar (僅反相模式!)。直流誤差類似于圖5a所示誤差。圖5c和5d是電壓輸入運放的首選，只是CFA不能容忍直接反饋電容而不發生振蕩。

負載問題

就像反饋電容可能侵蝕相位余量一樣，它也會加載電容。圖6顯示了在一些增益設置條件下LTC6268輸出阻抗與頻率的關系。注意，單位增益輸出阻抗要低于 更高增益的阻抗。完整反饋允許開環增益減小放大器的固有輸出阻抗。這樣，圖6中增益為10的輸出阻抗一般要高出單位增益結果10倍。反饋衰減器會降低環路 增益使之到1/10值，否則會減小閉環輸出阻抗。開環輸出阻抗約30W，從增益100曲線高頻區的平坦部分很容易看出來。在從大約增益帶頻率/100到增 益帶寬頻率的這段區域中，基本上沒有足夠的環路增益可減小開環輸出阻抗。

圖6：LTC6268在三種增益條件下輸出阻抗與頻率的關系。

電容負載將和開環輸出阻抗一起導致相位和幅度延遲。舉例來說，50pF負載和LTC6268 30Ω輸出阻抗一起將在106MHz點生成另一個極點，此時輸出具有-45°的相位延遲和-3dB的衰減。在這個頻率點，放大器具有-295°的相位和 10dB的增益。假設是單位增益反饋，那就不完全能發生振蕩，因為相位沒有使延遲達到±360°(在106MHz處)。然而在150MHz點，放大器有 305°的延遲和5dB的增益。輸出極點的相位是–atan(150MHz/106MHz) = -55°，增益是

= 0.577 或-4.8dB。乘上環路增益，可以得到360°和+0.2dB增益，再次振蕩。50pF似乎是迫使LTC6268振蕩的最小負載電容。

防止負載電容造成振蕩的最常見方法是在反饋連接之后串聯一個小值電阻。10Ω到50Ω的阻值可以限制電容負載可能引起的相位延遲，并在很高速度時將放大器 與低電容阻抗隔離開來。缺點包括取決于負載電阻特性的直流和低頻誤差，電容負載上受限的頻率響應，以及如果負載電容隨電壓變化而變化時引起的信號失真。

由負載電容造成的振蕩一般可以通過提高放大器閉環增益進行阻止。以更高的閉環增益運行放大器意味著反饋衰減器也會衰減環路相位為±360°的頻率點的環路 增益。舉例來說，如果我們使用閉環增益為+10的LTC6268，我們可以看到放大器在40MHz時的增益為10V/V或20dB，這時的相位延遲為 285°。為了激起振蕩，我們需要一個輸出極點，這會造成額外75°的延遲。我們可以通過使用-75° = -atan(40MHz/Fpole) → Fpole = 10.6MHz得到這個輸出極點。這個極點頻率來自500pF的負載電容和30pΩ的輸出阻抗。

輸出極點增益是

0.026。在未加載開環增益為10時，在振蕩頻率點的環路增益為0.26，因此這次沒有發生振蕩，至少沒有發生由簡單輸出極點造成的振蕩。這樣，我們就通過提高閉環增益將可以忍受的負載電容從50pF增加到了500pF。

未端接的傳輸線也是很不好的負載，因為它們呈現瘋狂地隨頻率重復的阻抗和相位變化(見圖7中未端接9英寸電纜的阻抗)。如果放大器可以在一個低頻諧振點安 全地驅動電纜，那么隨著自己相位余量的減少，它就很可能在某個更高的頻率點振蕩。如果電纜必須無端接，那么與輸出串聯的“后匹配”電阻可以隔離電纜的基本 阻抗變化。另外，即使來自電纜未端接末端的瞬時反射返回放大器，后匹配電阻如果其值匹配電纜特征阻抗的話也能正確地吸收這個能量。如果后匹配電阻不匹配電 纜阻抗，一些能量將從放大器和終端反射回未端接末端。當能量到達末端時，又會再次高效地返回放大器，因此就有了一連串來回反彈的脈沖，只是每反彈一次都會 有所減弱。

圖7：未端接同軸電纜的阻抗和相位。

圖8顯示了一個更加完整的輸出阻抗模型。其中Rout項與LTC6268中討論的一樣是30Ω，并且我們還增加了Lout這一項。這是物理電感和電氣等效 電感組合成的一個項。物理封裝、綁定線和外部電感可增加5至15nH，封裝越小電感量也越小。另外，對任何放大器來說都有一個電氣上產生的20-70nH 范圍的電感，特別是采用雙極性器件。輸出晶體管的寄生基極電阻被器件的有限Ft轉換為了電感。

圖8：放大器輸出阻抗的電感部分。

危險在于Lout可能與CL發生相互作用并形成一個串聯諧振調諧電路，該電路的阻抗可能跌至環路和潛在振蕩之內沒有更多相位延遲的話Rout將無法驅動的水平。例如，設Lout = 60nH和CL = 50pF。諧振頻率是

諧振頻率

92MHz， 完全在LTC6268的通帶內。這種串聯諧振電路會有效地加載諧振點的輸出，極大地改變諧振點附近的環路相位。遺憾的是，Lout在放大器數據手冊中一般 不會提到，但有時可以在開環輸出阻抗圖中看到它的影響。一般來說，這種影響對于帶寬在50MHz以下的放大器來說不是很重要。

圖9顯示了一種解決方案。Rsnub 和Csnub形成所謂的“阻尼器”，它的目標是降低諧振電路的Q值，以便放大器輸出端不會形成很低的諧振阻抗。Rsnub一般在諧振點的CL電抗處取值， 在本例中為-j35Ω，以便將輸出諧振電路的Q值拉低至1左右。Csnub經調整要在輸出諧振頻率點完全插入Rsnub，也就是Csnub 的電抗成份

圖9：使用輸出阻尼器。

電流反饋放大器的負輸入實際上是一個緩沖器輸出，也會有圖8所示的串聯特性。因此它自己就可能在Cpar的作用下振蕩，就像輸出端一樣。應設法減小Cpar和任何相關的電感。遺憾的是，負輸入端的阻尼器會修改閉環增益與頻率的關系，因此不是很有用。

奇怪的阻抗

許多放大器在高頻時都呈現出輸入阻抗怪事。兩個輸入晶體管串聯的放大器更是如此，就像達林頓管那樣。許多放大器的輸入端都有一個npn/pnp晶體管對， 其頻率方面的行為與達林頓管非常相似。在遠大于GBF的頻率點，輸入阻抗的實數部分會變負值。電抗性源阻抗將與輸入電容和電路板電容一起諧振，而負的實數 分量將加劇振蕩。當從未端接電纜驅動時，這也可以允許在許多重復性的頻率點振蕩。如果輸入端不可避免使用長電感線，可以用一連串吸能電阻分段，或在放大器 輸入腳安裝一個中等阻抗的阻尼器(約300Ω)。

電源

需要考慮的最后一個振蕩源是電源旁路電容。圖10顯示了一部分輸出電路。Lvs+和Lvs-是封裝、IC綁定線、旁路電容物理長度(跟任何導體一樣也是電 感性質)以及電路板走線電感串聯起來的必不可少的電感。另外包含在內的還有將局部旁路電容與電源總線余下部分(如果不是電源層的話)連接在一起的外部電 感。雖然3-10nH看起來不多，但在200MHz時也有3.8到j12Ω。如果輸出晶體管傳導的是大的高頻輸出電流，那么在電源電感上將產生壓降。

圖10：電源旁路電容細節。

放大器的其余部分需要安靜無干擾的電源，因為一定頻率之上它就不能抑制電源了。在圖11中我們可以看到LTC6268在不同頻率處的電源抑制比 (PSRR)。因為補償電容與所有沒有接地引腳的運放中的電源有關，它們會將電源噪聲耦合進放大器，gm必須能夠消除這個噪聲。由于補償的原因，PSRR 可以減小1/f，過了130MHz后電源抑制實際上變成了增益。

圖11：LTC6268電源抑制比與頻率的關系。

由于在200MHz時PSRR表現為增益，輸出電流會干擾LV電感內的電源電壓，并通過PSRR放大變成強大的放大器信號，進而驅動輸出電流，形成內部供 電信號等，并致使放大器振蕩。這是為何所有放大器電源必須仔細用低電感走線和元件旁路的原因。另外，電源旁路電容必須比任何負載電容大得多。

如果我們考慮500MHz左右的頻率，那么3-10nH將變成j9.4Ω至j31.4Ω。這么高的值足夠讓輸出晶體管獨自在其電感和IC元件電容內振蕩， 特別是在晶體管gm和帶寬增加形成更大輸出電流時。由于今天的半導體制造工藝采用的晶體管帶寬非常高，所以需要特別注意，至少在大輸出電流時。

本文小結

總之，設計師需要考慮與每個運放端子以及負載自然特性相關的寄生電容和電感。通常所設計的放大器在標稱環境中是非常穩定的，但每種應用需要自己去分析。